3D Zusammenschaltung
Kürzere Verbindungen, um elektrischen Widerstand zu vermindern, Reaktionszeiten zu verbessern, sowie Stromverbrauch und Gesamtabmessungen zu reduzieren, ist eines der Hauptziele der 3D-Integration.
3D-IC-Integration ermöglicht die Hochleistungsmontage von unterschiedlichen Systemen. Es gibt zahlreiche 3D-Verpackungslösungen, wie:
- Interposer,
- direktes Bonden Chip-zu-Chip oder Die zu-Die,
- Zusammenschaltung Chip-zu-Wafer.
Die Anforderung zur Genauigkeit der Platzierung variiert mit der Anwendung und der verwendeten Methode, um das Signal aus jedem Die zu bekommen. In der Zusammenschaltung Through-Silicon-Via (TSV) - Durchkontaktierung zwischen Chip- Lagen, liegt der Schwerpunkt der modernen Industrie. Die Optimierung des Durchmessers und der Teilung des TSV treibt die Forderungen nach höherer Platziergenauigkeit nicht nur entlang der X- und Y- Achsen, sondern auch nach der Parallelität zwischen den Chips an.
Bonden-Prozess
Hohe Genauigkeit nach dem Bonden und gute Parallelität zwischen jeder Schicht sind entscheidende Parameter für 3D-Aufstapeln. Mehrere Bonden-Prozesse, die mehr für 3D-Integration geeignet sind, finden Sie auf Flip-Chip Bonder von SET, wie:
- In-Situ aufschmelzen (in Situ Reflow)
- Thermokompression
- Adhäsives Bonden
- Direktes metallisches Bonden
- Usw.…
Konferenzberichte
|
|
|
|
|
Die-to-Die and Die-to-Wafer Bonding solution for High Density, Fine Pitch Micro-Bumped Die |
Higher density interconnection using 3-Dimensional technology implies a pitch reduction and the use of micro-bumps. The micro-bump size reduction has a direct impact on the placement accuracy needed on the die placement and flip chip bonding equipment. The paper presents a die-to-die and die-to-wafer, high accuracy, die bonding solution illustrated by the flip chip assembly of a large 2x2cm die consisting of 1 million 10µm micro-bumps at 20µm pitch. |
|
|
Process and Equipment Enhancements for C2W bonding in a 3D Integration Scheme |
This paper will review three major areas of process or equipment development surrounding the above problems, namely the issue of throughput enhancement by using a sacrificial adhesive to temporarily tack the dice before collective bonding, the issue of prior or in-situ removal and prevention of surface oxides at the bonding interface, and the issue of local environmental control to reduce particulates and other airborne contaminants. Each of these 3 will be explored with hardware solutions proposed, along with process results on test vehicles or functional devices. |
|
|
Chip-to-Wafer Technologies for High Density 3D Integration |
CEA-Leti partnering with SET, STMicroelectronics, ALES and CNRS-CEMES on advanced Chip-to-Wafer technologies for 3D Integration in the frame of the PROCEED project, a 4.2 Million Euros, 24 months project supported by French FIU (Fond Interministeriel Unique). Started in 2009, the goal of the PROCEED project is to demonstrate high alignment accuracy (<1µm) of chip-to-wafer structures made by direct metallic bonding. |
|
|
3D-IC Integration using D2C or D2W Alignment Schemes together with Local Oxide Reduction |
3-Dimensional interconnection of high density integrated circuits enables building devices with greater functionality with higher performances in a smaller space. This paper explores the chip-to-chip and chip-to-wafer alignment and the associated bonding techniques such as in-situ reflow or thermocompression with a local oxide reduction which contributes to higher yield together with reduction of the force or temperature requirements. |
|
|
Flip-chip die bonding: an enabling technology for 3D integration |
3-Dimensional Integration of Integrated Circuits is a method to build greater functionality into ever-smaller spaces for electronic circuitry, wherein dice of varying sizes, materials, or even application types are electrically and mechanically bonded together. |
|
|
Die-to-wafer bonding of thin dies using a 2-step approach: high accuracy placement, then gang bonding |
25 um thick dies, mounted on thick carrier die, were placed on a 300mm landing wafer using the High Accuracy Die Bonder SET-FC300. The bonding process was either Cu/Cu or Cu/Sn with respective pitch of 108 µm and 408 µm... |
|
TITLE
Technisches Merkblatt
Das SET Technische Merkblatt Nr. 3 ist eine Zusammenstellung von technischen Artikeln, die von einigen unserer Kunden geschrieben wurden. Ordentlich organisiert und präsentiert, bietet jeder Artikel einzigartige Einblicke in den spannenden Bereich von Bonden Die-zu-Die und Die-zu-Wafer.
|
|
|
Study of 15μm Pitch Solder Microbumps for 3D-IC Integration; 